DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

10498847

Basic Patent (No, Kind, Date): JP 4116688 A2 19920417 <No. of Patents: 002>

GRADATION DRIVING LIGHT VALVE DEVICE ON FRAME THINNING (English)

Patent Assignee: SEIKO INSTR INC

Author (Inventor): SUZUKI HIROSHI; TAKASU HIROAKI

IPC: *G09G-003/36; G02F-001/133; G09G-003/20

CA Abstract No: 117(22)223234Q JAPIO Reference No: 160371P000151 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4116688 A2 19920417 JP 90238671 A 19900907 (BASIC)

JP 3081966 B2 20000828 JP 90238671 A 19900907

Priority Data (No,Kind,Date):

JP 90238671 A 19900907

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03751588

Image available

GRADATION DRIVING LIGHT VALVE DEVICE ON FRAME THINNING

PUB. NO.:

04-116688 [JP 4116688 A]

PUBLISHED:

April 17, 1992 (19920417)

INVENTOR(s): SUZUKI HIROSHI

TAKASU HIROAKI

APPLICANT(s): SEIKO INSTR INC [000232] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.:

02-238671 [JP 90238671]

FILED:

September 07, 1990 (19900907)

INTL CLASS:

[5] G09G-003/36; G02F-001/133; G02F-001/133; G09G-003/20

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors)

JOURNAL:

Section: P. Section No. 1399, Vol. 16, No. 371, Pg. 151,

August 10, 1992 (19920810)

ABSTRACT

PURPOSE: To raise the frame frequency to display the gradation on the frame thinning system by constituting a switch element, which drives a picture element electrode group, of an insulated gate field-effect transistor of high responsiveness formed in a silicon single crystal thin film layer. substrate consisting of an composite **CONSTITUTION:** insulating carrier layer 6 and a semiconductor single crystal thin film layer 7 is used in a thin film type active matrix device. Picture element arrays 4, 5, 9, 11, and 12 are integratedly formed in the semiconductor single crystal thin film layer 7 by LSI technique. Thus, the switch element group very superior in quick responsiveness is obtained by using the composite substrate where the semiconductor single crystal thin film layer 7 is formed in this manner, and the frame frequency is raised from one digit to two digits, and gradation display on the frame thinning system is realized in the practical level.

⑩ 公 開 特 許 公 報 (A) 平4-116688

@Int.Cl.5		識別記号	庁内整理番号	國公開	平成4年(1992)4月17日
G 09 G G 02 F	3/36 1/133	5 5 0 5 7 5	8621-5G 8806-2K 8806-2K		•
G 09 G	3/20	K	9176-5G		
			審査請求	未請求 記	清求項の数 5 (全10頁)

60発明の名称 フレーム間引き階調駆動光弁装置

②特 願 平2-238671

②出 願 平2(1990)9月7日

⑫発 明 者 鈴 木 宏 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

砲発 明 者 鷹 巣 博 昭 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

①出願人 セイコー電子工業株式 東京都江東区亀戸6丁目31番1号

会社

個代 理 人 弁理士 林 敬之助

明 钿 書

1. 発明の名称

フレーム間引き階調駆動光弁装置

- 2. 特許請求の範囲
- 1. 電気絶縁性の担体層と半導体単結晶薄膜層とからなる複合基板と、

画素を規定する複数の画素電極及び対応する画 素電極に給電する為の複数のスイッチ素子からな り、該半導体単結晶薄膜層に集積的に形成された 画素アレイと、

所定の間隙を介して複合基板に対向配置された 対向基板と、

技間隙に配置され各画素電極が保持する給電量 に応じて画素毎に電気光学的階類表示を行なう為 の電気光学物質層と、

フレーム間引きにより複数の該スイッチ素子を 駆動し、対応する面素電極に対する給電量の制御 を行なう為のフレーム間引き階調駆動回路とから なる光弁装置。

- 2. 該複合基板は、担体層に接着され且つ研摩薄膜 化された半導体単結晶薄膜層を有する請求項1に 記載の光弁装置。
- 3. 該画業アレイは、絶録ゲート電界効果型単結晶 薄膜トランジスタからなるスイッチ素子を含む額 求項1に記載の光弁装置。
- 4. 該電気光学物質層は、各画素電極に保持される 給電量に比例して入射光に対する透過率が変化す るツイストネマチック液晶からなる請求項1に記 載の光弁装置。
- 5. 核フレーム間引き階調駆動回路の少くとも一部 分は抜半導体単結晶薄膜層に形成されている請求 項1に記載の光弁装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半専体薄膜に画素電極群及びスイッチ素子群等からなる画業アレイが形成された集積 回路基板を用いて組み立てられた液晶パネルから なる光弁装置、例えば薄膜型アクティブマトリッ クス装置に関する。より詳しくは、この種のアク ティブマトリックス装置の階調駆動方式に関する。 (従 来 の 技 術)

アクティブマトリックス 装置は比較的簡単な構造を有する。各画業にスイッチ素子を设け、特定の画業を選択する場合には対応するスイッチ素 での画点させる。非選択時においてはスイッチ素 アクを非導通状態にしておくものである。薄膜型アイティブマトリックス 装置においては、このス 即型 アインチ素 子は通常薄膜 トランス 基板の表面に被理がよれた半導体薄膜にスイッチ素子群が集積的に形成される。

従来、薄膜型アクティブマトリックス装置においては、薄膜トランジスタはガラス基板上に堆積された非晶質シリコン薄膜あるいは多結晶シリコン薄膜の表面に形成されていた。非晶質シリコン薄膜は例えば真空蒸着あるいはスパッタリングによりガラス基板上に容易に堆積できる。又、多結晶シリコン薄膜は例えば化学気相成長法を用いてガラス基板上に容易に堆積する事ができる。

点があった。

ところで、アナログ画像信号を使用しないで階 調制御を行なう一方法として"フレーム間引き" 方式が提案されている。この方式は、数フレーム 即ち数画面を1単位として、この1単位の中で2 位表示である黒表示と白表示の割合を画素毎に時 系列的に分配する事によって、1単位の中での階 割表示を行なうものである。例えば4フレームを 1単位として、ある画彙に着目すると第1フレー ムで黒表示を行ない第2フレームで白表示を行な い第3フレームで黒衷示を行ない第4フレームで 白表示を行なえば、1単位即ち4フレーム画面の 平均で見ると灰色の中間調を表現する事ができる。 一般に、n個のフレームを1単位とするとn+1 個の階周レベルが得られる。ところで、フレーム 周波数を固定したまま1単位のフレーム数を増加 させた場合には、1単位毎の周波数が低下し、画 面のフリッカが生じてしまう。従って、フリッカ を防止する為には、フレーム周波数を上げる必要 がある。この為に、各画素を駆動するスイッチ素

非品質あるいは多結晶シリコン薄膜に形成される 薄膜トランジスタは一般に絶縁ゲート電界効果型 のものである。

[発明が解決しようとする課題]

ところで、従来から忠実度に優れた髙品質の画 像表示を得る為に階調駆動が行なわれている。こ の階調駆動は、アクティブマトリックス装置の各 画素の中間調表示を可能としたものであり、全体 として画像に複談を付与する事ができる。従来の 階調駆動においては、アナログ画像信号を用い、 各画素へ階調レベルに応じた電圧を書き込み、1 フレーム期間中書き込まれた電圧を保持する事に よって中間調表示を行なっていた。電圧レベルに よる階調制御においては、スイッチ案子群の高速 応答性が要求されないという利点やアナログ画像 信号を用いる為原理的に連続階調が可能であると いう利点がある。しかしながら、アナログ画像信 号を用いる限りフレーム周波数の高速化には限界 があり、OA機器に使用されるノンインタレース 表示やHDTVへの対応が困難であるという問題

(課題を解決するための手段)

上述した従来の技術の問題点に無み、本発明は フレーム間引きによる階類駆動が可能な高速応答 性を有するスイッチ素子群の形成された薄膜型ア クティブマトリックス装置を提供する事を目的と オス

かかる目的を達成する為に、本発明にかかる寫 段型アクティブマトリックス装置は電気絶縁性の 担体俗と半導体単結晶斑膜暦とからなる複合基板 を利用している。この半導体単結晶薄膜層には画 ☆アレイがしSI技術を用いて染積的に形成され ている。即ち、画朶アレイは画朶を規定する複数 の画菜電極及び対応する画菜電極に拾鑑する為の 複数のスイッチ案子を含む。このスイッチ案子は、 半導体単結晶薄膜層に形成された絶縁ゲート電界 効果型トランジスタからなる。所定の間隙を介し て、複合基板には対向基板が対向配置されている。 この間隙には電気光学物質層例えば液晶層が充填 されており、各画衆電極が保持する給電母に応じ て画素毎に電気光学的階調表示を行なう。さらに、 本アクティブマトリックス装置はフレーム間引き 階調駆動回路を具備しており、フレーム間引きに より複数のスイッチ菜子を駆励し、対応する画業 電極に対する給電量の制御を行なっている。

好ましくは、該複合基板は担体層に接着され且 つ研摩薄膜化されたシリコン単結晶薄膜層を有し ている。例えば、担体層として石英ガラス基板を用いその表面に高品質のシリコン単結晶ウェハを 接着する。このシリコン単結晶ウェハを可摩苻以 化する事により高品質のシリコン単結晶齊膜層を 得る事ができる。この薄膜層に対してはLSI叟 造技術が直接に適用でき極めて高速な絶録ゲート 電界効果型のトランジスタを形成する事ができる。 (発明の作用)

[実施例]

複合基板1は石英ガラスからなる担体層6と単結品シリコン薄膜層7とからなる二層構造を有する。加えて、石英ガラス担体層6の裏面側には偏光板8が接着されている。そして、前述した画案アレイはこの単結晶シリコン薄膜層7に集積的に

形成されている。この画案アレイに含まれるス イッチ歳子5は絶録ゲート電界効果型トランジス タから构成されている。トランジスタのソース電 極は対応する画業電極4に接続されており、同じ くゲート単極は走査線9に接続されており、同じ くドレイン電極は信号線10に接続されている。 画 素アレイの周辺にはXドライバ11が形成されてお り、列状の信号線10に接続されている。さらに、 Yドライバ12も形成されており行状の走査線9に 接続されている。加えて、Xドライバ川及びYド ライバ12にはフレーム間引き階調制御回路13が接 統されている。この制御回路13はXドライバ川及 びVドライバ12を介して複数のスイッチ案子5を 駆動し、対応する画衆電極4に対する給電量の制 御を行ないフレーム間引き階四を実行する。これ らの制御回路13、Xドライバ11及びYドライバ12 はフレーム間引き階調駆動回路を構成し、本実施 ・例においては画彙アレイとともに単結晶シリコン 薄膜暦7に集積的に形成されている。従って、こ の駆動回路も高速応答性に優れたシリコン単結晶

薄膜絶縁ゲート電界効果型トランジスタで構成する事が可能となる。特に、高品質の単結晶シリコン薄膜層を用いる事により超LSI技術を直接通用する事が可能となりこれら周辺回路の高密度 集積が実現できる。しかしながら、本発明はこの実施例に限られるものではなく、フレーム間引き 階類制御回路13を外付け部品で構成しても良いことは勿論である。

一方対向基板2はガラス担体14と、ガラス担体14の外側面に接着された偏光板15と、ガラス担体14の内側面に形成された共通電極16とから構成されている。さらに共通電極16の表面は一軸配向膜17で被覆されている。で、複合基板1の内側電面も一軸配向膜18で被覆されている。一対の配向表面は17及び18はその配向方向が直交しており且で、表別の上下面に面接触している。この結果、マチック液晶層3はいわゆる90°のツイスト配向状態に整列される。

第2図(A)及び(B)は第1図に示す光弁装置の 1個の画案を切り取って示した模式的斜視図であ

為入射光は画衆を通過する事ができない。 この結果、最低階調レベルにおいては画衆は完全な黒表示を行なう事になる。

一方第2図(B)に示す状態においては、複合基板1の内側表面に配置されている画素電板と対向基板2の内側表面に配置されている共通電極との間に液晶の関値以上の電圧が印加されている。 液晶分子19は電圧印加方向即ち基板に対して垂直方向に立上り旋光性が失なわれる。この結果、直線偏光入射光は画素をそのまま通過する。即ち、最高階調レベルにおいては画素は完全な白表示を行なう。

第3図は第2図(A)及び(B)に示す画素を構成するネマチック液晶に印加される電圧と、ネマチック液晶の透過率との関係を示すグラフである。図示する様に、共通電極と画業電極との間に関値以上の一定電圧を印加する事により液晶層の透過率は実質的に100%となり最高階調レベルを得る事ができる。又、関値以下の一定電圧を両電極間に印加する事により液晶層の透過率は実質的に

り、第2図(A)は画索が最低階調レベルにある状 態を示し、第2図(B)は画柔が最高階調レベルに ある状態を示す。この例においては、液晶の関値 電圧以下の一定電圧を画索電極に供給する事によ り最低階調レベルを表示し、液晶の関値電圧以上 の一定電圧を画業電極に印加する事により最高階 調レベル表示を実現している。従って、第2図 (A)に示す状態は実質的に電圧無印加状態と見做 される。図示する様に、ネマチック液晶分子19は その長軸方向が容易に配向されるという性質があ る。この液晶分子の配向は前述した様に複合基板 1及び対向基板2の内側表面に形成された一対の 配向膜17及び18によって制御される。これらの配 向膜17及び18は例えば各基板の内側表面に対して ラピング処理を行なう事により得られる。前述し た様に、上下の基板間でラピング方向が90°異な るので、液晶分子19もそれに倣って90°回転する。 この結果液晶層を通過する光の偏光軸は90°回転 する事になる。しかしながら、図示する様に一対 の偏光板8及び15の偏光軸は互いに一致している

○%となり最低階類レベルを得る事ができる。ところで、液晶層の関値にはある程度の幅があり第3凶に示す例においては3Vから5Vの間で立上っている。従って、共通電極と画案電極の間に3Vないし5Vの間の電圧を印加する事により中間調を表示できる。即ち、液晶印加電圧レベルを数段階に設定する事により階調表示が得られる。本実施例においては、液晶印加電圧の実効レベルをフレーム間引き方式により制御している。

次に第1図ないし第3図を参照して上述した実施例の動作を詳細に説明する。個々のスイッチ素子5を構成するトランジスタのゲート電極は走査線9に接続されており、Yドライバ12によって走査信号が印加され線順次で個々のスイッチ素子5の導通及び遮断を制御する。この線順次走査はフレーム毎に繰り返し行なわれる。Xドライバ11から出力されるバイナリビット信号は信号線10を介して導通状態にある選択されたスイッチ素子5に印加される。印加されたバイナリビット信号は対

応する画楽電極4に伝えられ、バイナリピットの 数値即ち0か1に応じて所定電気母を画業電極に 拾電する。一方、非辺択時においてはスイッチ案 子5は非弗通状態となり画菜電塩に給電されたほ 気量は維持される。以上に述べた線頂次走査を改 フレームに弦って繰り返えす。フレーム毎にパイ ナリピットの致値に応じて給電された電気母は致 フレームの間に各画菜電極に苦穣される。その苦 積畳に応じて液晶印加電圧の実効レベルが設定さ れ所定の中間調が表示される。即ち、1画家に積 目した場合数フレームに渡って常にバイナリビッ トデータ1が与えられた場合には最高階調レベル が表示され、逆に全てバイナリピットデータ0が 与えられた場合には最低階調レベルが表示される。 さらに、バイナリピットデータ致値の組み合わせ に応じて所定の中間調が衰示される。

スイッチ案子を構成するトランジスタのスイッチング性能を表わす為にオン/オフ電流比が用いられる。液晶動作に必要な電流比は容き込み時間 と保持時間から簡単に求められる。 画像信号が

次に、第4図(A)ないし(H)を参照して画案電極群及びスイッチ案子群からなる画案アレイが築租された光井装置用基板の製造方法を詳細に説明する。先ず第4図(A)に示す工程において、石英ガラス基板21と単結晶シリコン基板22とが用意される。単結晶シリコン基板22はLS!製造に用いられる高品質のシリコンウェハを用いる事が好ましく、その結晶方位はく100~0.0±1.0の範囲の一様性を有し、その単結晶格子欠陥密度は500個/d以下である。用意された石英ガラス基板21の表面及び単結晶シリコン基板22の表面を先ず精密に平滑仕上げする。続いて、平滑仕上げされた両面を重ね合わせ加熱する事により両基板を熱圧着する。この熱圧者処理により、両基板21及び22は互いに強固に固定される。

第4図(B)に示す工程において、単結晶シリコン基板22の表面を研摩する。この結果、石英ガラス基板21の表面には所望の厚さ例えば数皿まで研摩された単結晶シリコン薄膜層23が形成される。 従って、石英ガラス基板からなる担体層と単結晶 例えばテレビジョン信号である場合には、1つ レーム期間は約16asecであり、1走査期間は約60 μsecである。フレーム問引き方式を用いて例え ば5階阕袅示を行なう場合にはフレーム周波致を 4 倍としなければならない。従って、テレビ ジョン信号に基づいてフレーム間引き階周を行な う場合には1フレーム期間を4osecとし1走査期 間を15μsecに設定しなければならない。この短 縮された1走査期間15μsecの間にパイナリピッ ト信号を脅き込まねばならない。一方、短縮され た1フレーム期間4osecの間音き込まれた区荷丘 を実質的に保持しなければならない。その結果、 電流比は5桁以上必要となる。この時、頑厚ト ランジスタは電荷移助度が極めて高いシリコン単 結晶薄製に形成されているのでオンノオフ比は6 桁以上を確保できる。従って、フレーム問引き方 式を実用レベルで実現する尊が可能である。同時 に、シリコン単結晶薄膜の高移助度特性を利用し てドライバ回路等の周辺回路を同一シリコン単結 品商限に高密度で祭租する事ができる。

シリコン海殿層とから构成される二層和違を有する複合基板が得られる。なお、単結晶シリコン基板22を薄膜化する為に研摩処理に代えてエッチング処理を行なっても良い。この様にして得られた単結晶シリコン薄膜層23はシリコンウェハ22の品質が実質的にそのまま保存されるので、結晶方位の一様性や格子欠陥密度に関して極めて優れた薄膜基板材料を得る事ができる。

してシリコン単結晶ウェハと同様にLSI製造技 術を迎用する事は困難である。

次に第4図(C)に示す工程において、単結晶シリコン類段層23の表面を無酸化処理し全面にシリコン酸化線24を形成する。その上に、化学気相成長法を用いてシリコン窒化段25を堆積する。さらにレジスト26を被切する。このレジスト26をフォトリソグラフィ及びエッチングによりパタニングし発子領域27のみを残して除去する。この状態で、異方性エッチング処理を行ないレジスト26により被切されていない部分のシリコン酸化段24及びシリコン窒化段25を除去する。第4図(C)はこの様にして得られた半完成品の状態を示している。

使いて第4図(D)に示す工程において、レジスト26を除去した後案子領域27を被回するシリコン酸化設24及びシリコン窒化設25をマスクとして単結晶シリコン剤設局23の無酸化処理を行ないフィールド酸化以28によって囲まれた案子領域27には単結晶シリコン潤設局23が残される。なお図示する状態では、

上述した様に、第4図(A)ないし(H)に示す製造方法によれば、高品質の単結晶シリコン薄膜に対して高温を用いた成膜処理、高解像度のフォトリソエッチング及びイオン注入処理等を施こす事によりミクロンオーダあるいはサブミクロンオーダのサイズを有し且つ極めて高速応答性に優れた絶録ゲート電界効果型トランジスタを形成する事

マスクとして用いられたシリコン酸化線24及びシ リコン窒化線25は除去されている。

さらに第4図(E)に示す工程において、再び糸 酸化処理が行なわれ、単結晶シリコン薄膜層23の 表面にゲート酸化膜29が形成される。

第4図(F)に示す工程において、化学気相成長 法により多結晶シリコン膜が堆積される。この多 結晶シリコン膜を所定の形状にパタニングされた レジスト30を用いて選択的にエッチングし、ゲー ト酸化膜29の上に多結晶シリコン膜からなるゲー ト気極31を形成する。

引き続いて第4図(G)に示す工程において、レジスト30を除去した後、ゲート電極31をマスクとしてゲート酸化膜29を介して不純物砒泉のイオン注入を行ない、シリコン単結晶薄膜層23にドレイン領域32及びソース領域33を形成する。この結果、ゲート電極31の下方においてドレイン領域32とソース領域33との間に不純物砒泉の注入されていないチャネル領域34が設けられる。

最後に第4図(H)に示す工程において、ドレ

が可能である。このトランジスタはスイッチ案子として、対応する画案電極の選択給電を行なう為に用いられる。なお、第4図(A)ないし(II)に示す工程においては、画案電極及びスイッチ案子の製造方法のみが示されているが、フレーム間引き階類制御回路も又の周辺において単結晶シリコン薄膜に同時に形成する事ができる。フレーム間引き階類制御回路もスイッチ索子と同様に絶縁ゲート電界効果型トランジスタから構成する事ができるからである。

次に第5図を参照してフレーム間引き階調制御回路の構成を詳細に説明する。図示する様にの制御回路はフレームメモリ51を有する。このメモリ51はマトリックス状に配置されたアドレスはマトリックス状に配置された配置されたアドレスはマトリックス状に配置された配置が見る。ストレームメモリ51は回像データGDを保持する。本例においてはの階調データGDは5段階レベルに向ってGDないしGD5

と衷わされる。

フレームメモリ51にはデコーダ52が接続されて いる。このデコーダ52は階四データGD1ないし GD5のレベルに応じて4ピット構成からなるパ イナリテータに変換する機能を有する。例えば、 最低レベル陪闘データGD1は4個のOピット データに変換する。第2レベルの階調データGD 2は3個の0ピットデータと1個の1ピットデー タの租に変換される。第3レベルの階調データ GD3は2個の0ピットデータと2個の1ピット データの組に変換される。第4レベルの階調デー タGD4は1個の0ピットデータと3個の1ピッ トデータの紐に変換される。最高レベルの階調 データGD5は4個の1ピットデータに変換され る。テコーダ52には分配器53が接続されている。 又分配器53には4枚のサブフレームメモリ54ない し57が接続されている。各サプフレームメモリは フレームメモリ51と対応するマトリックスアドレ スを有する。4枚のサブフレームメモリ54ないし 57は1個の階調データを構成する4個のピット データ成分に対応している。分配器53は1番目の ピットデータ成分を第1サブフレームメモリ54に 分配し、2番目のピットデータ成分を第2サブフ レームメモリ55に分配し、3番目のピットデータ 成分を第3サブフレームメモリ56に分配し、4番 目のピットデータ成分を第4サブフレームメモリ 57に分配する。分配された各ピットデータ成分は 元の階割データと対応するアドレスに格納される。

4枚のサブフレームメモリ54ないし57にはメモリセレクタ58が接続されている。このメモリセレクタ58にはコントローラ64か接続されている。メモリセレクタ58にはコントローラ64から送られるフレーム信号FLMに応答して1フレーム毎にサブフレームメモリ54ないし57を順次選択する。メモリセレクタ58にはXシフトレジスタ59が接続されている。メモリから線順次でピットデータを読み出しこのXシフトレジスタ59に転送する。Xシフトレジスタ59にはXドライバ60が接続されている。Xドライバ60はコントローラ64から送られる同期信号

SINCに応答してXシフトレジスタ59にラッチ されたピットデータに基づいて画案アレイ61を駆 動する。

コントローラ64にはスキャンメモリ62を介して ソシフトレジスタ63が接続されている。スキャン メモリ62はコントローラ64から送られるフレーム 信号FLMに応答して各フレーム毎に線順次走査 データSCNをYシフトレジスタ63に転送する。 Yシフトレジスタ63と画素アレイ61の間にはYド ライバ65が接続されている。このYドライバ65は Yシフトレジスタ63にラッチされた線順次走査 データSCNに基づいて線順次同期信号SYNC に同期しながら複数の走査線を順次選択する。

最後に第5図および第6図を参照してフレーム.
間引き階調駆動回路の動作を説明する。第6図(A)
はフレームメモリ51の各アドレスに保持された階
調データGD1ないしGD5のレベルを示す模式
図である。階調データGD1は画素の透過率0%
を示し、階調データGD2は透過率25%を示し、
階調データGD3は透過率50%を示し、階調デー

タGD4は透過率75%を示し、階調データGD5 は透過率100%を示す。第6図(B)はデコーダ52 によって変換された階類データのピット構成を示 す。いずれも4ピット成分からなる。変換された 階調データGD1の第1ピット成分ないし第4 ビット成分は全て0である。変換された階調デー タGD2の第1ピット成分は1であり残りのピッ ト成分は0である。同様にして、変換された階調 データGD3の第1及び第2ピット成分が1であ り筑3及び第4ピット成分は0である。変換され た階調データGD4の第1ないし第3ピット成分 は1であり第4ピット成分は0である。変換され た階間データGD5の第1ないし第4ピット成分 は全て1である。各画衆毎に、第1ビット成分は 第1サプフレームメモリ54に転送され、第2ピッ ト成分は第2サブフレームメモリ55に転送され、 第3ピット成分は第3サブフレームメモリ56に転 送され、第4ピット成分は第4サブフレームメモ リ57に妘送される。コントローラ84は1フレーム 毎にフレーム信号FLMを出力する。メモリセレ

特開平4-116688(8)

クタ58はフレーム信号FLMに応答して、フレーム毎に頃次4枚のサブフレームメモリ54ないし57を迎択する。従って、4フレームで全てのサブフレームメモリが統み出され1画面を檘成するデータが得られる。即ち、1画面を檘成するデータは元々フレームメモリ51に記憶されていたものである。後言すると、1画面を表示するのに4フレーム必要である。従って、従来の階圏表示方式に比

図して4倍の速さのフレーム周波致となる。

先ず、第1フレーム期間においては第1サプフレームメモリ54に記憶されていたビットデータの分が規項次で呼び出されメシフトレジスタ59にラッチされる。ラッチされたビットデータは規項次同期信号SYNCに同期してXドライバ60を介して対応する画案の行に伝送される。この時にして、アライバ65も規項次同期信号SYNCに同期して、カライバ65も規項次同期信号SYNCに同期して、カーム期間に第1ピット成分に対応した電気日が各画案に拾電される。同様にして、第2フレーム期間において、第2ピット成分に対応した電気

量が各画点に給電される。引き続き、第3フレームにおいて第3ピット成分に対応した電気量が各画点に給電され、最後に第4フレーム期間において第4ピット成分に対応した電気性が各面点に対応して、第1フレームないも、第4プレームからなる1サイクルが終した電気をではカレームからなる1サイクルが終した電気が番組保持される。この結果、1サイクルで、階級表示された1画面が画案アレイ61に表示される。このフレーム間引き階調制御においてはフレーム周波数が速いので画面のフリッカは生じない。

[発明の効果]

4. 図面の餡単な説明

第1図はフレーム間引き階調駆助光弁装置の模式的分解斜視図、第2図(A)及び(B)は光弁装置の助作を説明する為の模式図、第3図は光弁装図の過過率の選圧依存性を示すグラフ、第4図(A)ないし(H)は光弁装置に用いられる類類回路基板の製造方法を示す工程図、第5図は光弁装置に内蔵されるフレーム間引き階調制御回路の構成を示すブロック図、及び第6図(A)ないし(B)はフレーム間引き階調制御回路の動作を説明する為の模式図である。

1…複合基板

2…対向基板

3…液晶層

4… 画素電極

5…スイッチ案子

6…担体層

7…単結晶シリコン薄膜層

9 … 走查線

10…倡号線

11… X ドライバ

12…Yドライバ


13…フレーム間引き階調制御回路


14… ガラス担体

16…共通電極

17…配向膜

18…配向區





第1図

